웨이퍼는 반도체 칩이 되기까지 세 번의 변화 과정을 거칩니다. 바닷가 모래로부터 얻어지는 잉곳을 잘라 웨이퍼로 만들고, 전공정을 통해 웨이퍼에 소자와 회로가 제조되고, 끝으로 웨이퍼가 개별 반도체 칩들로 분리되면서 비로소 반도체 칩이 됩니다. 여기서부터가 후공정입니다.
반도체 후공정인 패키징(packaging, encapsulation) 공정은 백 그라인딩(back grinding) > 다이싱(dicing) > 다이 본딩(die bonding) > 와이어본딩(wire bonding) > 몰딩(molding) 순으로 진행됩니다. 이러한 공정들은 패키징 기술의 변화에 따라 그 순서가 바뀌거나 서로 밀접하게 연결되어 합쳐지기도 하죠.
패키지는 반도체 칩을 외부 환경으로부터 보호하는 역할을 하며, 이에 더하여 패키지를 통하여 소자의 작동에서 발생하는 열이 밖으로 나가고, 신호가 오고 가며, 전력 공급 및 접지도 이루어집니다. 이러한 기능들을 원활하게 수행하면서 외형적인 ‘경박단소(輕薄短小)’도 충족시켜야 하죠. 패키징에는 크게 세라믹 판이나 금속 뚜껑을 붙여 봉합하는 밀봉(hermetic) 방식과 에폭시를 녹인 후 경화시켜 봉합하는 몰딩(molding) 방식이 있습니다. 패키징 기술과 재료의 발전에 따라 이제는 밀봉 방식보다는 대부분 에폭시 수지(Epoxy Molding Compound, EMC)를 이용한 몰딩 방식을 사용합니다. 이러한 몰딩 공정은 반도체 칩에 수지(resin)를 채우는 방식에 따라 이송 성형(transfer molding)과 압축 성형(compression molding)으로 구분됩니다.
전(前)공정 완료 후 웨이퍼 테스트를 마친 웨이퍼는 먼저 백 그라인딩(back grinding)을 시작으로 후(後)공정을 진행합니다. 백 그라인딩이란 웨이퍼의 후면을 얇게 갈아내는 단계를 말합니다. 전공정을 거치며 오염된 부분을 제거하고, 칩의 두께를 줄이기 위함이죠. 백그라인딩은 총 세 가지 세부 공정으로 나뉘어 진행됩니다. 먼저 웨이퍼에 테이프를 붙이는 테이프 라미네이션(tape lamination)을 진행한 뒤, 본격적으로 웨이퍼의 후면을 연삭(grinding)합니다. 그리고 웨이퍼를 테이프 위에 올려놓는 웨이퍼 마운팅(mounting)을 진행하지요. 웨이퍼 마운팅은 실질적으로 칩을 분리(chip saw)하기 위한 준비 단계이므로, 이를 소잉 공정 속에 포함하기도 합니다.
웨이퍼를 개별 칩으로 나누는 것이 다이싱(dicing) 작업이며, 이러한 웨이퍼의 개별칩화를 싱귤레이션(singulation)이라고 하며, 칩들을 개별적으로 잘라내는 것을 다이 소잉(Die Sawing)이라고 합니다. 칩 싱귤레이션은 다음과 같이 발전하여 왔습니다. 먼저, 스크라이브 다이싱(scribe dicing), 먼저 반 정도 깊이로 웨이퍼 표면에 홈을 낸 다음에 부러뜨려서 개별 칩으로 분리하죠. 두 번째로 블레이드 다이싱(blade dicing, blade sawing)은 블레이드를 두세 번 연속으로 이용하는 방식으로 오랜 기간 사용된 고전 방식으로 빠른 시간 내에 많은 양의 웨이퍼를 잘라낼 수 있다는 장점이 있습니다. 세 번째로 연마 전의 다이싱(Dicing Before Grinding, DBG)로 블레이드 다이싱에서 진행했던 블레이딩을 연속적으로 하지 않고, 1차 블레이딩을 실시한 후에 백 그라인딩으로 웨이퍼 두께를 얇게 조절하면서 칩이 분리될 때까지 연삭(grinding)을 계속해나가는 방식입니다. 웨이퍼의 직경이 12인치로 늘어나고 두께가 얇아지면서 균열 등의 문제를 해결하기 위해 도입하였습니다. 네 번째로 레이저 다이싱(laser dicing)이 있으며, 이는 WLCSP(Wafer Level Chip Scale Package) 공정에 적용합니다. 주로 두께가 얇은 웨이퍼에 적용하며, 레이저를 웨이퍼의 스크라이브 라인에 쬐어 실리콘을 파내는 방식으로 이루어집니다. 다섯 번째, 플라즈마 다이싱(plasma dicing) 최근의 기술로 플라즈마 식각을 이용한 방식입니다. 친환경적이며, 웨이퍼 전체에 일시에 적용하기 때문에 칩당 싱귤레이션 속도도 빠릅니다. 식각 마스크를 사용하지 않고도 식각 공정을 활용할 수 있는 방식으로 진화하고 있습니다. 이와 같이 웨이퍼의 두께가 100μm > 50μm > 30μm로 매우 얇아지면서, 개별 칩으로 분리하는 다이싱 방식도 브레이킹 > 블레이딩 > 레이저 > 플라즈마로 변천하고 있습니다. 다이싱 방식이 복잡해짐에 따라 다이싱 자체의 원가는 상승하지만, 칩핑이나 크랙 등 반도체 칩에 흔히 발생되는 다이싱 불량은 현저히 줄었으며 동일 웨이퍼 상의 칩 수가 증가해 칩당 원가는 오히려 낮아지게 됩니다. 단위 면적당 칩 갯수의 증가는 다이싱 방식이 진화해 감에 따라 스크라이브 라인의 폭이 좁아지는 것과 연관이 있습니다. 블레이드 다이싱에 비해 플라즈마 다이싱을 적용한 웨이퍼 상의 칩 수가 20% 가까이 증가될 수도 있는 경제적 효과 때문에 플라즈마 방식을 선호하게 되는 것이죠.
다이싱 테이프에 붙은 칩들을 개별적으로 떼어내는 작업을 픽업(pick up)이라고 하며, 웨이퍼에서 양품 칩을 픽업한 뒤 이를 패키지 기판 표면에 놓는 것을 플레이스(place)라고 합니다. 픽 앤 플레이스(pick & place)라 불리는 이 두 동작은 모두 다이 본더에서 진행합니다. 양품 칩을 모두 다이 본딩한 뒤, 다이싱 테이프에는 떼어내지 않은 불량 칩이 남게 되는데, 이는 모두 폐기하고 프레임은 재활용합니다. 이 때 다이싱 테이프 위에 수평 상태로 놓인 칩을 하나씩 픽업(Pick up)하기란 쉽지 않은 일이죠. 진공을 이용해도 쉽게 떨어져 나오지 않을뿐더러, 무리할 경우 칩에 물리적인 손상이 발생할 우려도 있습니다. 칩을 픽업하기 위한 방법으로, 이젝터(ejector)로 목표 칩에 물리적인 힘을 가해 다른 칩들과 약간의 단차를 두게 하는 과정을 진행합니다. 칩의 밑면에 힘을 가하고 위에서는 진공으로 뽑아 올리면서, 동시에 다이싱 테이프의 밑면을 진공으로 잡아당겨 웨이퍼의 수평을 맞춰줍니다.
반도체 공정에서 본딩이란 웨이퍼 칩과 기판을 ‘접착’하는 것을 의미합니다. 본딩의 종류는 고전적 방식과 발전적 방식으로 나눌 수 있습니다. 고전적 방식으로는 다이 본딩(die bonding, die attach)과 와이어 본딩이 있으며, 발전된 방식으로는 60년대 말 IBM에서 개발한 플립 칩 본딩(flip chip bonding)이 있지요. 플립 칩 본딩은 다이 본딩과 와이어 본딩을 합친 형태로, 칩 패드 위에 범프를 형성하여 칩과 기판을 연결하는 방식입니다. 다이 본딩은 반도체 칩을 리드 프레임이나 PCB 위에 접착하여 칩과 외부를 전기적으로 연결하는 것입니다. 다이 본딩에서는 먼저 패키지 위에 접착제를 두르고(Dispensing), 그 위에 칩을 전면이 위로 향하도록 올려놓습니다. 반면 플립 칩 본딩에서는 먼저 칩의 패드에 솔더볼 범프(Bump)를 붙인 후 칩의 전면이 아래로 향하도록 하여 기판 위에 올려놓지요. 다음으로 모두 시간에 따라 온도를 조절하면서 접착제 혹은 솔더볼을 녹인 후, 이를 냉각하여 칩(혹은 범프)과 기판 사이를 고정합니다.
웨이퍼 위의 칩들을 개별 칩으로 나눈 뒤, 외부와 도선을 연결하여야 하며, 이와 같이 전기 신호의 통로인 도선을 연결하는 과정이 금속 선 연결(wire bonding)입니다. 이러한 연결 방식은 고전적인 것으로 사용 빈도가 점점 줄어들고 있으며, 솔더볼의 작은 범프를 이용한 접합 방식인 플립 칩 본딩(flip chip bonding, bump bonding)과 함께 실리콘 관통 전극(Through Silicon Via, TSV) 방식들이 주류가 되고 있죠. 이렇게 칩의 본딩 패드와 도선을 연결하는 방법들은 초창기에는 납땜에서 시작해 1965년 이후 최근까지 발전해왔습니다. 와이어 본딩은 미세 금속선으로 연결을 하며, 플립 칩 본딩은 와이어 대신 범퍼를 사용하며, 실리콘 관통 전극은 뚫린 구멍을 통해 위 아래 칩들과 인쇄 회로 기판 등을 상호 연결하지요.
와이어 본딩은 금속선을 패드에 접합시키는 방식입니다. 즉 내부 칩과 외부를 연결하는 기술로써, 구조적으로 본다면 와이어는 칩의 본딩 패드(1차 본딩)와 캐리어의 패드(2차 본딩)를 연결하는 다리 역할을 하는 것이지요. 초창기에는 캐리어인 기판으로 리드프레임을 사용했으나, 기술이 발전함에 따라 현재는 PCB를 주로 사용하고 있습니다. 패드에 와이어를 연결하는 방식으로는 본딩 패드와 캐피러리(capillary, 모세관 형태의 와이어 이동 기구)를 열로 데워 압착해 연결하는 열압착 방식, 열을 사용하지 않고 캐피러리에 초음파를 인가하여 접착하는 방식, 열과 초음파를 한꺼번에 모두 이용하는 복합 방식 등으로 나뉩니다. 반도체 공정에서 일반적으로 가장 많이 사용하는 방식은 열압착 방식과 초음파 방식의 장점을 합친 열초음파(Thermersonic) 방식, 즉 열초음파 방식의 골드볼 와이어 본딩(thermersonic gold ball wire bonding)입니다. 캐피러리에 열과 압력, 초음파를 가하여 가장 최적의 조건으로 본딩을 합니다.
EMC(Epoxy Molding Compound)는 플라스틱의 일종으로, 수지라는 레진(resin) 계통의 물질이 주류를 이룹니다. 그 외에 필러와 경화제가 섞여 있죠. 분말 상태인 에폭시는 젤 상태로 녹이면 용융되며 점성이 낮아집니다. 이후 온도를 낮추면 에폭시가 경화되면서 점성이 온도와 반비례하며 높아지기 시작하지요. 이때 온도를 더욱 낮추면 에폭시는 주변의 인쇄 회로 기판(Printed Circuit Board, PCB)나 리드 프레임, 와이어, 웨이퍼 등과 강한 결합력을 나타내며 매우 높은 경도의 열경화성 물질이 됩니다. 몰딩, 즉 성형 방식으로는 이송 성형과 이의 단점을 보완한 진공 성형, 그리고 웨이퍼를 수직으로 하강(face down)시켜 진행하는 압축 성형 등이 있습니다.
이송 성형은 수지를 이용한 방식으로는 초기 방식에 해당합니다. 에폭시를 젤 상태로 녹인 뒤 일정 압력 인가하여 복수의 좁은 통로로 이동하게 하는 방식이지요. 하지만 칩이 소형화 및 다층화되고 와이어 본딩의 구조가 더욱 복잡해짐에 따라, 에폭시가 골고루 퍼지지 못해 불완전한 성형이 되거나 공동, 다공(prosity)의 발생이 증가했습니다. 즉 에폭시의 속도 조절이 힘들어진 것이지요. 이 문제를 해결하기 위해 에폭시를 좁은 통로로 이동시킬 경우, 반대편에서 진공을 만들어 뽑아내는 방식을 사용해 에폭시의 속도를 조절하고 있습니다. 또, 에폭시가 골고루 구석구석 퍼질 수 있도록 공동을 줄이는 노력을 하고 있습니다. 압축 성형은 EMC를 먼저 틀 안에 넣고 용융시키는 방식으로 에폭시를 멀리 전달시킬 필요가 없게 되었지요. 젤 상태의 에폭시 위에 웨이퍼를 수직 하강(Face Down)시켜 성형을 하므로 공동을 줄이는 효과가 있으며, 에폭시의 낭비를 줄여 환경에도 긍정적이지요. 끝으로 레이저 마킹을 하고, 피요에 따라 솔더 볼을 마운팅하며, 웨이퍼 레벨 패키지의 경우 단일 패키지로 분리합니다.
이제 반도체 패키징, 패키지에 관한 논의를 정리하여봅니다. 반도체 패키지의 구조를 살펴보면, 웨이퍼에서 분리된 반도체 칩과, 칩을 올려놓는 캐리어(패키지, PCB, 리드프레임 등)로 이뤄져 있으며, 몰딩 콤파운드(molding compound)가 이를 전체적으로 빈틈없이 둘러싸고 있습니다. 그리고 내부의 칩에서 외부로 신호를 연결하는 통로가 필요한데, 이 통로는 내부 연결 및 외부 연결 루트가 담당합니다. 내부 연결이든 외부 연결이든, 과거에는 선(와이어와 리드프레임)으로 연결했다면, 요즘에는 점(범퍼나 볼)을 활용하는 추세입니다. 몰딩 콤파운드는 내부의 열을 밖으로 빼주고, 외부 데미지로부터 칩을 보호하는 역할을 하는데, 주로 패키지 내부로 침입하는 외부의 위협을 방어하는 개념이 더욱 크다고 할 수 있습니다.
1980년대 후반까지만 해도, 패키지 내부에서는 칩 상의 패드에서 캐리어 상의 패드까지 골드 와이어로 연결하는 와이어 본딩 방식이 주류였습니다. 하지만 패키지의 크기가 작아짐에 따라 패키지 속 금속 와이어가 점유하는 부피가 상대적으로 커졌지요. 이를 해결하기 위해, 금속 와이어보다는 내부의 연결을 범프(bump, 돌기)로 대신하게 됩니다. 범프를 이용하면 다이 접착 및 와이어본딩 공정이 없어지고, 대신 범프 공정과 에폭시 봉지 방식이 추가됩니다. 그 후 진행하는 몰딩 공정도 약간의 차이는 발생합니다. 패키지의 외부 연결도 리드 프레임에서 볼을 사용하는 방식으로 변화했습니다. 리드 프레임 역시 와이어와 같은 단점을 갖고 있기 때문이지요. 과거에는 ‘와이어-리드프레임-삽입 실장’ 방식을 활용했다면, 이제는 ‘범프-볼(Ball Grid Array, BGA)-표면 실장’ 방식을 주로 쓰고 있습니다.
반도체 패키지는 외부 구조뿐 아니라 내부 구조에 따라서도 분류할 수 있는데, 크게 와이어링 타입과 플립칩 타입으로 구분합니다. 와이어링 방식은 반도체 칩을 위로 향하게 해 와이어본딩을 한 것입니다. 이와 반대로 플립칩 방식은 칩의 회로가 형성된 면을 아래로 향하게 하여, 전기가 통하는 금속 물질인 ‘범프’라는 매우 작은 직경의 볼을 패드에 연결한 형태입니다. 따라서 플립칩은 와이어 없이 기판을 맞대고 있어 신호의 이동 거리가 짧아지며, 고착 강도가 더욱 강해진다는 특징을 갖습니다. 와이어링에 따른 여러 가지 문제점을 보완했다는 점에서 획기적인 방식이라고 볼 수 있지요.
플립 칩은 패키지의 부피를 작게 줄이고, 소비 전력과 신호의 흐름을 개선한 것이 가장 큰 장점입니다. 길이가 짧기 때문에 전기저항 성분이 적고, 주변의 노이즈를 덜 받아 속도가 빠릅니다. 신호가 흐를 때 용량성 및 유도성 스트레스도 덜 받지요. 따라서 범프의 재질이 어떤 금속 성분이냐가 중요한데, 현재는 주로 솔더나 금을 사용하고 있습니다. 플립 칩은 범프를 캐리어에 붙이고, 이어 붙인 범프와 캐리어 사이에 어떤 에폭시 물질로 채우느냐가 또 하나의 관건입니다. 또한, 와이어링 방식과 같이 공간을 점유하는 와이어를 사용하지 않으므로, 몰딩 후 칩의 면적을 더 작게 줄일 수 있습니다. 따라서 모바일을 비롯한 소형 전자기기에 광범위하게 이용되고 있지요. 즉 시스템보드에 올라가는 패키지가 차지하는 면적이 줄어들어 고밀도 기판 기술에 적용됩니다. 스마트폰 등 소형화된 전자기기가 출현함에 따라 패키징 방식에 일대 변혁이 일어난 것입니다.
칩 패키지의 밀도를 높이기 위해, 반도체 칩을 여러 개 쌓는 다층 구조의 패키징을 활용합니다. 웨이퍼 단계에서 패키지를 적층하는 멀티칩 패키징은 와이어 본딩 방식과 TSV(Through Silicon Via)가 있습니다. TSV는 칩을 적층한 후, 칩들을 수직 관통하는 구멍을 뚫어 실리콘 관통 전극으로 신호선을 연결합니다. 신호가 빠르고 고밀도화가 가능하다는 장점이 있습니다. 한 개의 칩을 다루는 기존의 방식이 2D 패키징이라면, TSV 방식은 3D 패키징이라 볼 수 있죠. 적층 구조의 칩을 와이어로 연결하면 계단식 구조가 형성되어 면적이 약 2배 정도 커지는 반면, TSV와 같은 관통형은 아파트처럼 일직선 적층 구조가 형성되므로 칩 면적의 약 1.2배 정도에 그치게 되죠. 면적 효율이 좋은 TSV는 응용 분야가 점차 넓어지고 있습니다. 이상은 충북반도체고등학교 진종문선생님의 자료를 참조합니다.
# 참고로 하고 있는 여러 자료의 도움에 감사를 표하며, 계속 업그레이드 됩니다.
# 의견과 조언, 수정과 요청은 늘 환영합니다. 댓글이나 전자메일로~ bkju@korea.ac.kr
# 저작자, 본 사이트를 반드시 표시, 비영리적으로만 사용할 수 있고, 내용 변경은 금지합니다.
풀어보기
더! 공부하기
'공부와 생각들 > 전자재료 소자' 카테고리의 다른 글
| 쉬어가기) 균형 (0) | 2020.01.17 |
|---|---|
| 1-35. 반도체, 후공정, 측정과 평가 (0) | 2020.01.07 |
| 1-33. 반도체, 전공정, 증착 및 금속 배선 (1) | 2020.01.07 |
| 1-32. 반도체, 전공정, 도핑 (1) | 2020.01.07 |
| 1-31. 반도체, 전공정, 사진 식각 및 패터닝 (1) | 2020.01.07 |